A comprehensive analysis of the impact of sub 10-nm CNFET technology on 64-bit parallel prefix adders and 32-bit matrix multiply units

ジャーナル論文 - rm_published_papers: Scientific Journal

査読済み

Integration, Vol.106(102583), ページ1-16

01/2026

ファイルとリンク (2)

url

https://doi.org/10.1016/j.vlsi.2025.102583表示

is_downloadable: False

url

https://www.sciencedirect.com/science/article/pii/S0167926025002408?via%3Dihub表示

is_downloadable: False

1 レコードビュー

タイトル: A comprehensive analysis of the impact of sub 10-nm CNFET technology on 64-bit parallel prefix adders and 32-bit matrix multiply units
作成者 – 役職なし: Hayato YAMAKI
出版物に関する詳細: Integration, Vol.106(102583), ページ1-16
出版者: Elsevier BV
ID: 991002622763907421
組織: The University of Electro-Communications
言語: 英語
資料タイプ: ジャーナル論文
リソースのサブタイプ: rm_published_papers: Scientific Journal