A comprehensive analysis of the impact of sub 10-nm CNFET technology on 64-bit parallel prefix adders and 32-bit matrix multiply units

ジャーナル論文 - rm_published_papers: Scientific Journal

査読済み

Integration, Vol.106, ページ102583-102583

01/2026

ファイルとリンク (1)

url

https://doi.org/10.1016/j.vlsi.2025.102583表示

is_downloadable: False

1 レコードビュー

タイトル: A comprehensive analysis of the impact of sub 10-nm CNFET technology on 64-bit parallel prefix adders and 32-bit matrix multiply units
作成者 – 役職なし: Hiroki HONDA
出版物に関する詳細: Integration, Vol.106, ページ102583-102583
出版者: Elsevier BV
ID: 991002642774807421
組織: The University of Electro-Communications
資料タイプ: ジャーナル論文
リソースのサブタイプ: rm_published_papers: Scientific Journal