Shigeyuki SATO (佐藤 重幸)

Offer Organization: Japan Society for the Promotion of Science, System Name: Grants-in-Aid for Scientific Research, Category: Grant-in-Aid for Scientific Research (B), Fund Type: -, Overall Grant Amount: - (direct: 13100000, indirect: 3930000)
本年度は計画に従い1)PIMを利用できるJava処理系の試作，2)ユースケースの研究によるPIMのアプリケーションの構成法の調査，3)シミュレーションによる性能評価のための調査を行った．また，今後計画しているPIMに適したプログラミング言語機能の設計や，実装の高性能化のための基礎研究として，4)メモリアロケータの研究と5)データ構造の自動変換の研究を行った．さらに，本研究を進める中で6)PIMをセキュリテーの強化に応用するアイデアの着想を得たため，その研究も行った．
1)では，「データのあるところで計算する」，「マネージド言語によりシームレスに計算する場所を変える」という概念の検証のために，メモリ内のプロセッサ（メモリプロセッサ）上で動作する簡易なJavaインタプリタと，CPU上で動作するJavaプログラムのオブジェクトのメソッドの実行を，そのオブジェクトを格納するメモリのメモリプロセッサ上で実行する仕組みを試作した．2)では，B-木を応用した探索木のプログラムをPIM向けに開発した．3)では本研究で利用しているPIMであるUPMEMの開発元が公開しているソースコードを調査し，メモリモジュールとメモリアドレスの対応関係をどのように扱うか検討した．また，他の研究グループで開発されたシミュレータを調査した．4)では，通常のDRAM，メモリプロセッサが搭載されたメモリ，スワップ対象のメモリのように，物理的または論理的に特徴の異なるメモリを混載するシステムに向けメモリアロケータの研究を行い，部分領域とサブアロケータを対応させる方法を提案した．5)では，オブジェクトを要素とする配列を選択的に自動的にStructure of Array形式に変換する研究を行った．6)では，これまで研究されていたGPUを使ったホストメモリの監視による信頼性の向上をメモリプロセッサを使っても行えることを示した．

Offer Organization: Japan Society for the Promotion of Science, System Name: Grants-in-Aid for Scientific Research, Category: Grant-in-Aid for Early-Career Scientists, Fund Type: -, Overall Grant Amount: - (direct: 3500000, indirect: 1050000)
昨年度に開発した決定性有限オートマトンに基づく並列マッチング技法を，複数の実行戦略で一般して，ライブラリの形で実装した．様々な入力文字列や入力クエリに対して安定して性能を発揮するように，ユーザ定義の実行戦略を，モジュラーに組み合わせて，実行時に切り替えることができるように設計されている．パケットフィルタのSnortのルールセットからベンチマークを構築し，開発したライブラリの性能を評価し，既存の最先端の並列マッチャを安定して上回る性能を達成した．開発した要素技術は，幅広い並列計算機に応用できるものであり，実行戦略をカスタマイズすることで，PIM環境に適応した並列マッチングが実現できる．

Offer Organization: Japan Society for the Promotion of Science, System Name: Grants-in-Aid for Scientific Research, Category: Grant-in-Aid for Early-Career Scientists, Fund Type: -, Overall Grant Amount: - (direct: 3200000, indirect: 960000)
In this project, we studied automatic parallelization of complicated reduction loops. Our developed techniques enable us to systematically transform serial intuitive specifications into divide-and-conquer implementations amenable to various parallel computers. Specifically, we developed 1) a branch elimination method by operator extraction, 2) a parallelization method based on dynamic behaviors, and 3) a vectorization method based on data shuffling as part of the fundamental compiler technology. To evaluate these techniques, we also developed 4) a benchmark suite of reduction loops. Furthermore, we developed implementation techniques for 5) parallel lexing and 6) parallel regular expression matching as case studies on applications of complicated reductions.